PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-019657

(43)Date of publication of application: 24.02.1981

(51)Int.CI. H01L 27/06 H01L 29/72

H01L 29/78

(21)Application number: 54-095877

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing: 26.07.1979

(72)Inventor: KOMATSU TAKEO


AKIYAMA TOSHIHIKO

(54) SEMICONDUCTOR IC

(57) Abstract:

PURPOSE: To protect an FET gate from an instantaneous high voltage caused by a static electricity charged on a human body by a method wherein an NPN-type transistor and a Zener diode are provided between an input terminal of an MISFET, with which the IC is constituted, and an earth terminal.

CONSTITUTION: The input terminal T is connected to a gate of the MISFET to be protected and the earth terminal E is connected to the source or drain of the element 2 and the substrate of the element 2. Then, in order to protect the element 2 gate, an emitter of a transistor 8 is connected to the input terminal T and a collector is connected to the earth terminal E respectively using an NPN-type transistor 8 and a Zener diode 9. In addition, the Zener diode 9 is connected between the base of the transistor 8 and the earth terminal E. As a result, when an overvoltage is applied on the input terminal, the transistor 8



bypasses it instantly and no damage is given to the element 2 gate.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩ 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭56—19657

(1) Int. Cl.³
H 01 L 27/06
29/72
29/78

識別記号

庁内整理番号 6426—5F 7514—5F 6603—5F ❸公開 昭和56年(1981)2月24日

発明の数 1 審査請求 未請求

(全 4 頁)

9半導体集積回路

②特 願 昭54-95877

❷出 願 昭54(1979) 7 月26日

⑫発 明 者 小松武生

伊丹市瑞原 4 丁目 1 番地三菱電 機株式会社北伊丹製作所内 仍発 明 者 秋山俊彦

尼崎市南清水字中野80番地三菱 電機株式会社伊丹製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 葛野信一 外1名

明細・増

1. 発明の名称

半導体集積回路

- 2. 特許請求の範囲
- (1) 入力信号が印加される入力端子にゲートが、基準電位点にソースがそれぞれ接続された被保護経験ゲート形電界効果トランジスタ素子、前記入力端子にエミッタが、基準電位点にコレクタがそれぞれ接続されたパイポーラ形半導体素子、このパイポーラ形半導体素子のペースと上記基準電位点との間に接続された定電圧素子を備えた半導体集積回路。
 - (2) 定電圧素子はゼナーダイオードであること を特徴とする特許請求の範囲第1項に記載の 半導体集積回路。
- 8. 発明の詳細な説明

との発明は半導体果積回路、特に絶縁ゲート形 電界効果トランシスタ(以下 MISBETと称する)を 主要能動果子とし、との MISBET のゲート破壊を防 止できる回路の改良に関する。 一般に、MISPBTはその構造上、例えばアルミニウムからなるゲートと基準とを一対の電極とし、かつその間に絶縁物を有する平行コンデンサとみなせるので、ゲートへ印加し得る電圧の大きさは自ずから限度がある。このため、ゲートへサージ等による異常電圧が印加された場合、ゲート破壊を超こすことがあるので、MISPBTのゲート保護回路が必要となつていた。

第1図は、従来のMISPBTのゲート保護回路を示す回路図である。図中、(1)はゲート破職防止のために接続されたダイオード、(2)はMISPBTであり、MISPBT(2)のゲート(4)及びダイオード(1)の関係が入力端子(7)に接続されている。また、MISPBT(2)のソース・基板及びダイオード(1)の陰極は接地端子(4)に接続されている。このように、入力端子(7)と接地端子(5)との間にダイオード(1)を介押することにより電洗バイパス路を設け、MISPBT(2)のゲートに通電圧が印加されるのを阻止し、ゲート破職を防止する。

しかして、従来回路において、ダイオード(1)が

(2)

特開昭56- 19657(2)

MIBPET(2)のゲート破壊防止に有効に作用するためには、ゲイオード(1)のブレークダウン電圧 VBをMISPET(2)のゲート破壊耐圧 VMより低くする必要がある。しかし、この条件を満足させることは、以下に述べるように実験問題として非常に困難である。

すなわち、ダイオード(1)とMISPET (2)を同一基板 内に形成したとき、ダイオード(1)のブレークダウン電圧 VB は 基板の不確物 機度の関政となつているが、 基板の機度はMISPETの諸特性に直接作用するため、使用できる基板の機度範囲に自ずと限度がある。 のつて、 基板の機度の関係から、 ダイオード(1)のブレークダウン電圧 VB を 80V以下にすることは非常に困難であつた。一方、MISPET (2)のゲート 破壊耐圧 VMは、ゲート 絶縁膜の厚み及び絶縁膜中のビンホールの有無により多少異なるが、ゲート 絶縁膜の膜が 1000 x 程度のとき約 50V程度になることがあり、 ダイオード(1)による保護作用がなくなることがあつた。

i ところで、MISPETのゲート破壊は人体等に帯電

(9)

切換つた瞬間には非常に高麗圧であるが、電荷を放電するに従つて急速に放送するものである。従って、MISFETのゲート破職を防止するためには、 近此的な高電圧に対してゲートを保護するよりも 瞬間的な高電圧に対し選応性がよく、所定の電荷 を放電し、MISFETのゲートにゲート破壊耐圧 VM 以上の高電圧が印加されないようにすることが重 受となる。

この発明は上記の点に鑑みてなされたものであり、その目的とするところは、人体に帯電した財 電気等による瞬間的な高電圧の印加からMISPETの ゲートを保険し、ゲート破壁耐圧が 50V 程度迄下 つても確実にゲートを保護し份る構成の簡単な破 級防止凹断を有する半導体無積回路を提供するこ とである。

以下、図画を用いてこの発明を静述する。第8回はこの発明の一米監例を示す図路図である。

図中、自は N P N 形トランジスタであり、エミッタが入力端子(T)に、コレクタが接地端子(内に失った機能されている。(I)はセナーダイオードであり、

(6)

した静電気によるととが多い。この静電気による MISPETのゲート破職の状況を第2回の回路図を用いて説明する。図中、(3)は高電圧発生装置、(4)は人体の静電容量であり、通常100~200PPである。(6)は人体の内部抵抗及び接触扱抗であり、通常500 以程度である。(6)は MISPET、(7)はリレーである。 この回路では、高電圧発生装置(3)と容量(4)とがリレー(7)を介して閉回路を構成し、容量(4)・MISPET (6)及び抵抗(5)がリレー(7)を介して閉回路を構成している。

次に第2図に示した回路の動作について説明する。先す、リレー(7)を高電圧発生装置(3)側に接触させ閉回路にすると、高電圧が容量(4)に審視される。次に、リレー(7)をMISPET (6)側に接触させ閉回路とする。すなわち、人間がMISPET (6)の入力端子に触れたごとになる。このどき、容量(4)に響えられた電荷が抵抗(6)を通してMISPET (6)に印加されるとになり、MISPET (6)のゲート破破の原因となった。

.との MISFET (6)に印加される世正は、リレー(7)が

4

(4

トラングスタ(8)のペースと接地端子四川に接続されている。

次に第8図の契縮例回路の動作について収割する。入力端子(T)に第2図の等価回路で示される高電圧が印加されると、その電圧によりセナーダイオード(B)が瞬間的に導通し、トランジスタ(B)にベース電流を流すのでトランジスタ(B)に放出する。その依、質がを接地端子(B)に放出する。セナーダイオード(B)は阻止能力を回復し、トランジスタ(B)のベース電流を供給しなくなり、従つてトランジスタ(B)は非過となる。

とそろで、上述したように、人体の形態気容化 は 100~2000Fと小さく、これに書わえられている窓質量も小さいため、HPB形トランジスタ(8) の再連期間が紹かくても瞬間的交流を圧をパイパスし、MIBFETのゲートを破滅から保護することができる。特に、上述の動作が、第1回に示した従来回路のダイオード(1)のブレークダウン電圧 VB

(6)

特開昭56~ 19657(3)

より低い電圧でおこる点に注意すべきである。即 5、入力端子(T)に印加される恒圧が上昇した場合 第1凶に示した従来回路のダイオード(I)がブレー クダウンするよりも早く第8図の実施例回路のN P N 形トランジスタ(B)が導通することになり、 MISFET (2)のゲートに高電圧が印加されないことに なり、たとえ MISFET (2)のゲート破機耐圧 VMが 50 V 程度にまで低下していても、破実にゲートを保護 することができる。

第4四は第8回の回路を集積回路装置に超込んだ場合の一実施例を示す疑断面図である。図中、叫はN 形 導電性を有するシリコン 基板で、MISPET (2)の基板(6)となり、又、N P N 形 トランシスタ(8)のコレクタとなる。この N 形 基板 切に例えば パロン等の P 形 不純物を 拡散して、N P N 形 トランシスタ(8)のベース及びゼナーダイ オード(9)の一部となる 深い P 形領域 切りに、 N I B P B T (2)のドレイン及び ソースとなる 浅い P 形領域 切りに、 N P B 形 領域 切りに、 N P B 形 会 シスタ(8)のエミッタとなる N 形領域 切が 、また

(7)

は入力信号が印加される入力端子にゲートが、基単位点にソースがそれぞれ接続された依保機能はゲートが電界効果トランジスタ素子と、動配入力端子にエミッタが、基準は位点にコレクタがそれぞれを続きれたバイボーラ形半導体素子のペースと上記基準の位点との間に被殺された定能圧素子とからなり、バイボーラ形半導体素子により迅速かつ確実に入力端子に印加された過度圧をバイバスするため、MIBBETのゲートを破壊から防止できる効果がある。4. 図面の簡単な説明

第15は従来の仮破防子回路を有する半導体果 被回路を示す回路図、第2回は人体等の静電気が MISPET に印加される原理を説明するための回路図、 第8回は不発別による半導体果積回路の一米施例 を示す四路図、第4回は第8回に示した回路半導 体装置に組込んだ場合の一例を示す離断面図であ る。図中、同一部分又は相当部分には同一符号を 付している。②… MISPET、⑤… N P N トランシス 注意、⑤はゼナーダイオード。

代理人 : 4 對 信 一 (外1名)

(0)

上記実施例では定電圧米子としてセナーダイオードの例を示したが、これに限られず他の定電圧 米子に代配しりることは云りまでもない。

「又、以上の説明は、N形岩板上に、MISPET 及びNPN形トランシスタを形成した場合について、おこなつたが、P形岩板を用いた場合でも、パイポーラトランシスタをPNP形の構成にする等をおこなんは同様の保護作用をもつことは、明らかである。」

以上のように、この発明による半導体集機回路

(8)

